PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2003-046079

(43) Date of publication of application: 14.02.2003

(51)Int.CI.

(22)Date of filing:

HO1L 29/78 HO1L 21/28 HO1L 21/336 HO1L 21/8238 HO1L 27/092 HO1L 29/43

(21)Application number: 2001-227290

27.07.2001

(71)Applicant: HITACHI LTD


(72)Inventor: TORII KAZUNARI

TSUCHIYA RYUTA HORIUCHI KATSUTADA

ONOUCHI YUKIHIRO

(54) SEMICONDUCTOR DEVICE AND PRODUCTION METHOD THEREFOR (57)Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor device, with which a high ON-current can be secured in an MISFET, provided with a replacement gate electrode. SOLUTION: On a semiconductor wafer, where a first field effect transistor(FET) and a second FET are provided, and the first FET is made a replacement gate type FET. In such a semiconductor device, the length of a portion, overlapping the gate electrode and the source/drain diffusion layer in the first FET, is made equal with the length of a portion overlapping the gate electrode and the source/drain diffusion layer in the second FET.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出版公司等号 特開2003—46079 (P2003—46078A)

(43)公費日 平成15年2月14日(2003.2.14)

(51) int.CL'		識別配身	T.I				デヤルド(参考)		
HOIL	29/78	•	H01	L 2	21/28		A.	4M104	
	21/28			. 1	29/79		8.0 1 G . 5 F 0 4 B		
	21/336						301P	5 P 1 4 D	
	21/8238			2	27/08		321D		
	27/092				29/62		G		
		學立於 求	未管束		西の意思4	OL	(全 18 頁)	過数質に続く	
(21) 田瀬野日	•	年前2 001—227290(P2001—227290) 平成13年7月27日(2001:7.27)	(71) 出版人 000005108 株式身社日立製作房 東京都千代田区神田最何各四丁目 6 書地 (72) 発明者 島居 和功 東京都區分等市東茲/第一丁目280書館 株式身社日立製作房中央研究所內 (72) 発明者 土屋 電太 東京都區分等市東茲/在一丁目280書館 株式会社日立製作房中央研究所內						

(74) 代型人 100068604

井建士 小川 風男


最終實施報名

(54) 【発明の名称】 半導体装置及びその制造方法

(57)【要約】

【課題】リプレイスメントゲード電極を備えたMISF ETであって、高いオン電流を確保できる半導体装置を 提供すること。

【解決手段】半導体基板上に、第1の電界効果トランジスタと第2の電界効果トランジスタを設け、第1の電界効果トランジスタを設け、第1の電界効果トランジスタを、リプレイスメント・ゲート型電界効果トランジスタとし、第1の電界効果トランジスタのゲート電極とソース・ドレイン拡散層の重なり部分の長さを、第2の電界効果トランジスタのゲート電極とソース・ドレイン拡散層の重なり部分の長さと同じとした半導体装置。



 【特許請求の範囲】

(諸求項1) リブレイスメント・ゲート型電界効果トランジスタを有する半等体装置において、上記電界効果トランジスタのゲート電極とソース・ドレイン拡散層の重なり部分の長さは2.0 n.m以上であり、かつ、チャネル長の1/2より5 n.m以上短いことを特徴とする半導体装置。

[請求項2] 上記ゲート絶縁限は、高誘電率ゲート絶縁 限であることを特徴とする請求項1記載の半導体装置。

【語求項3】半導体萎板上に設けられたゲート暗線限と、該ゲート能線限上に設けられたゲート電極を含む電界効果トランジスタを有する半導体装置において、上記ゲート電極の創棄に設けられた絶縁限は、上記ゲート絶縁限に接続は、かつ、同し材料からなり、上記ゲート電極とソース・ドレイン拡散層の重なり部分の長さは20mm以上であり、かつ、チャネル長の1/2より5mm以上短いことを特徴とする半導体装置。

(請求項4) 止記ケート絶縁敗は、高勝電率ゲート絶縁。 限であることを特徴とする請求項3記載の半導体装置。

【請求項5】半導体基板上に、第1の電界効果ドランジスタと第2の電界効果ドランジスタを有する半導体装置において、上記第1の電界効果トランジスタのゲート電極は、その側壁に、ゲート絶縁限に接続し、かつ、同じ材料からなる第1の絶縁限を有し、上記第2の電界効果トランジスタのゲート電極は、その側壁に第2の絶縁限を有し、上記第1の絶縁限の限厚は、上記第2の絶縁限の限厚と実質的に同じ厚さであることを特徴とする半導体装置。

【請求項 6】上記第1の電界効果トランジスタのゲート ・絶縁関は、高誘電率ゲート絶縁関であることを特徴とす ・る請求項 5記載の半導体装置。

【請求項7】上記第1及び第2の電界効果トランジスタのケート電極とソース・ドレイン拡散層の重なり部分の

長さは、それぞれ20mm以上であり、かつ、チャネル 長の1/2より5mm以上短いことを特徴とする請求項 5記載の半導体装置。

【諸求項8】上記第1の電界効果トランジスタのゲート電極とソース・ドレイン拡散層の重なり部分の長さは、上記第2の電界効果トランジスタのゲート電極とソース・ドレイン拡散層の重なり部分の長さと同じであることを特徴とする諸求項5記載の半導体装置。

【請求項9】半導体基板上に、第1の電界効果トランジスタと第2の電界効果トランジスタを有する半導体装置において、上記第1の電界効果トランジスタは、リプレイスメンド・ゲート型電界効果トランジスタであり、上記第1の電界効果トランジスタのゲート電極とソース・ドレイン拡散層の重なり部分の長さは、上記第2の電界効果トランジスタのゲート電極とソース・ドレイン拡散層の重なり部分の長さと同じであることを特徴とする半導体装置。

【諸求項10】半導体基板上に、第1の電界効果トランジスタと第2の電界効果トランジスタを有する半導体装置において、上記第1の電界効果トランジスタのゲート電極は、その側壁に、ゲート絶縁限に接続し、かつ、同じ材料からなる第1の絶縁限を有し、上記第1の電界効果トランジスタのゲート電極とソース・ドレイン拡散層の重なり部分の長さと同じであることを特徴とする半導体装置。

【請求項1 1】半導体基板上のゲート電極が形成される 領域にダミーゲート電極を形成する工程と、上記ダミー ゲート電極をマスクに用いて、ソース、ドレインを形成 する工程と、上記ダミーゲート電極の側壁に、第1の側 **、望スペーサーを形成し、さらに該第55の側壁スペーサー** の側壁に、第2の側壁スペーサーを形成する工程と、上 記半導体基板上に、上記ダミーゲート電極を覆うように 層間絶縁膜を形成する工程と、上記層間絶縁膜の上面を 平坦化する工程と、上記グミーゲート電極の上面を露出 させる工程と、上記ダミーゲート電極と上記第1の創建・ スペーサーを除去し、側面が第2の側壁スペーサーで、 かつ、底面が上記半導体基板からなる溝部を形成する工 -程と、上記半導体基板上に、上記講部の底面及び側面を 覆うように、上記第1の側壁スペーサーと実質的に同じ - 厚さの高誘電率ゲート絶縁膜を堆積する工程と、上記溝 部内にゲート亜極を埋め込み形成する工程とを含むこと を特徴とする半導体装置の製造方法。

(請求項12)上記ダミーゲート電極の材料と上記第1 の側壁スペーサーの材料が同じであることを特徴とする 「請求項11記載の半導体装置の製造方法。

(請求項が3) 上記辨部内に埋め込まれたゲード電優と ソース。ドレイン拡散層の重なり部分の長さは2.0 nm 以上であり、かつ、チャネル長の1/2より5 nm以上 短いことを特徴とする請求項1 n記載の半導体装置の製 造方法。

【請求項14】半導体基板上のゲート電極が形成される 領域にダミーゲート電極を形成する工程と、上記ダミー ゲート電極の側壁に、第1の側壁スペーサーを形成する 工程と、上記ダミーゲート電極と第1の側壁スペーサー をマスクに用いて、ソース、ドレインを形成する工程 と、上記第1の側壁スペーサーの側壁に、第2の側壁ス ペーサーを形成 じ、さらに該第2の側壁スペーサーの側 壁に、第3の側壁スペーサーを形成する王程と、上記半 絶縁膜を形成する工程と、上記層間絶縁膜の上面を平坦 化する工程と、上記タミーゲート電極の上面を露出させ る工程と、上記ダミーゲート電極と第1、第2の側壁ス ペーサーを除去する工程と、上記第3の側壁スペーサー の側壁に、第4の側壁スペーサーを形成する工程と、上 記第4の側壁スペーサーの間の部分の上記半導体基板を 露出させる工程と、側面が上記第4の側壁スペーサー、

かつ、底面が上記半導体基板からなる渡部に、上記第2の創建スペーサーと実質的に同じ厚さの高誘電率ゲート 絶縁限を堆接し、該渡部の底面及び創面を摂うようにする工程と、上記海部内にゲート電極を埋め込み形成する 工程とを含むことを特徴とする半導体装置の製造方法。

【諸求項15】上記第1の創象スペーサーと上記第4の 創象スペーサーの展厚が実質的に同じであることを特徴 とする諸求項14記載の半導体装置の製造方法。

(請求項16) 上記ダミーケート電極の材料と、上記第 1及び第2の個盤スペーサーの材料が同じであることを 特徴とする請求項1.4記載の半導体装置の製造方法。

【請求項17】上記簿部内に埋め込まれたゲート電極とソース・ドレイン拡散層の重なり部分の長さは20 nm以上であり、かつ、チャネル長の1/2より5 nm以上、短いことを特徴とする請求項14記載の半導体装置の製造方法。

【諸求項18】半導体基板上のゲート電極が形成される 領域にダミーゲート電極を形成する工程と、上記ダミー ゲート電極をマスクに用いて、ソース、ドレインを形成 する工程と、上記ダミーゲート電極の側壁に側壁スペー サーを形成する正程と、上記半導体基板上に、上記ダミ - ケート電極を覆うように層間絶縁膜を形成する工程 と、上記層間絶縁膜の上面を平坦化する工程と、上記ダ ミーゲート電極の上面を露出させる工程と、上記ダミー ゲート電極を除去する工程と、上記側壁スペーサーの側 壁の一部を削る工程と、上記側壁スペーサーの間の部分 の上記半導体基板を露出させ、側面が側壁スペーサー。 かつ、底面が上記半導体基板からなる満部を形成する工 程と、上記溝部の底面及び側面を覆うように、上記側壁 スペーサーの側壁の一部を削る工程により削られた上記 - 側壁スペーサーの厚さと実質的に同じ厚さの高誘電率が ート絶縁膜を堆積する工程と、上記溝部内にケート電極 を埋め込み形成する工程とを含むことを特徴とずる半導 体装置の製造方法。

【請求項 1.9】上記海部内に埋め込まれたゲート電極と ソース・ドレイン拡散層の重なり部分の長さは2.0 nm 以上であり、がつ、チャネル長の1/2より5 nm以上 短いことを特徴とする請求項 1.8記載の半導体装置の製 浩方法。

【請求項20】 半導体基板上のゲート電極が形成される 領域にダミーゲート電極を形成する工程と、上記ダミーゲート電極をマスクに用いて、ソース、ドレインを形成 する工程と、上記ダミーゲート電極の側壁に、第1の側 塞スペーサーを形成し、さらに該第1の側壁スペーサー の側壁に、第2の側盤スペーサーを形成する工程と、上 記半導体基板上に、上記ダミーゲート電極を覆うように 層間絶縁膜を形成する工程と、上記層間絶縁膜の上面を 平坦化し、上記ダミーゲート電極の上面を露出させると 共に、上記第1及び第2の側壁スペーサーの上部を削る 工程と、上記ダミーゲート電極と上記第1の側壁スペー サーを除去し、側面が第2の側壁スペーサーで、がつ、 底面が上記半導体基板がらなる海部を形成する工程と、 上記半導体基板上に、上記海部の底面及び側面を覆うように、上記第1の側壁スペーサーと実質的に同じ厚さの 高誘電車ゲート能縁膜を堆積する工程と、上記海部内に ゲート電極を埋め込み形成する工程とを含むことを特数 とする半導体装置の製造方法。

【請求項21】上記簿部内に埋め込まれたゲート電極と ソース・ドレイン拡致層の重なり部分の長さは20.mm 以上であり、がつ、チャネル長の1/2より5 nm以上 担いことを特徴とする請求項20記載の半導体装置の製 流方法。

【請求項22】 半導体基板上のゲート電極が形成される 領域にダミーゲート 電極を形成する工程と、上記ダミー ゲート電極をマスクに用いて、イオン注入を斜めから行 ない、ツース、ドレインを形成する工程と、上記ダミー ゲート電極の側壁に、第1の側壁スペーサーを形成する 工程と、上記半導体基板上に、上記ダミーゲート電極を 覆うように層間絶縁膜を形成する工程と、上記層間絶縁 膜の上面を平坦化する工程と、上記ダミーゲード電極の 上面を露出させる工程と、上記ダミーゲート電極を除去。 し、側面が第1の側壁スペーサーで、がつ、底面が上記 半導体基板からなる溝部を形成する工程と、上記半導体 **- 基板上に、上記簿部の底面及び側面を覆うように、上記** 第1の側壁スペーサーと実質的に同じ厚さの高誘電率ケ - ト絶録膜を堆積する工程と、上記溝部内にゲート電極 を埋め込み形成する工程とを含むことを特徴とする半導 体装置の製造方法。

【請求項23】上記簿部内に埋め込まれたゲート電極と ウース・ドレイン拡散層の重なり部分の長さは20 nm 以上であり、かつ、チャネル長の1/22より5 nm以上 短いことを特徴とする請求項22記載の半導体装置の製 造方法。

【請求項24】上記イオン注入は、上記半導体基板に対して重直から、10度~20度の範囲の角度で斜めに行なっことを特徴とする請求項2.2記載の半導体装置の製造方法。

【請求項25】半導体基板の第1導電型の領域の第1のゲート電極が形成される領域にダミーゲート電極を形成し、上記第1導電型の領域に第2のゲート電極を形成する工程と、上記ダミーゲート電極及び第2のゲート電極をアスクに用いて、ツース、ドレインを形成する工程と、上記ダミーゲート電極及び第2のゲート電極の側壁に、それぞれ第1の側壁スペーサーを形成する工程と、上記半導体基板上に、上記ダミーゲート電極及び第2のゲート電極を覆うように層間絶縁限を形成する工程と、上記月間間絶縁限の上面を平坦化する工程と、上記ダミーゲート電極の上面を露出させる工程と、上記ダミーゲート電極とその側壁の上記第1の側壁

スペーサーを除去し、他面が上記第2の側壁スペーサーで、かつ、底面が上記半導体基板からなる済部を形成する工程と、上記半導体基板上に、上記済部の底面及び側面を覆うように、上記第1の側壁スペーサーと実質的に同し厚さの高誘電率ゲート絶縁膜を堆積する工程と、上記済部内に第1のゲート電極を埋め込み形成する工程とを含むことを特徴とする半導体装置の製造方法。

【請求項2.6】上記第1及び第2のゲート電極とソース ・ドレイン拡散層の重なり部分の長さは、それぞれ2.0 nm以上であり、かつ、チャネル長の1/2より5.nm 以上短いことを特徴とする請求項2.5記載の半導体装置の製造方法。

【請求項27】半導体基板の第1導電型の領域の第1の プレート電極が形成される領域にダミーゲート電極を形成 し、上記第1導電型の領域に第2のゲート電極を形成す る工程と、上記タミーケート電極及び第2のケート電極。 の側壁に、それぞれ第1の側壁スペーサーを形成する工 ·程と、上記ダミーゲート電極とその第1の側壁スペーサ 一及び第2のゲート電極とその第1の側壁スペーサーを それぞれマスクに用いて、ソース、ドレインを形成する ・ 王程と、上記ダミーケート電極の第1の側壁 スペーサー の創筆及び第2のゲート電極の第1の創筆スペーサーの - 側壁に、それぞれ第2の側壁スペーサーを形成し、さら に該第2の側壁スペーサーの側壁に、それぞれ第3の側 **肇スペーサーを形成する工程と、上記半導体基板上に、** 上記ダミーゲート電極及び第2のゲート電極を覆うよう に層間絶縁膜を形成する工程と、上記層間絶縁膜の上面 を平坦化する工程と、上記ダミーゲート電極の上面を露 出させる工程と、上記ダミーゲート電極とその側壁の第 1、第2の側壁スペーサーを除去する工程と、上記ダミ 。大力・小電極の側壁の第3の側壁スペーサーの側壁に。 第4の側壁スペーサーを形成する工程と、上記第4の側 壁 スペーサーの間の部分の上記半導体基板を露出させる 工程と、側面が上記第4の側壁スペーサー、かつ、底面 が上記半導体基板からなる溝部に、上記第2の側壁スペ - サーと実質的に同じ厚さの高誘電率ゲート絶縁膜を堆 積し、該溝部の底面及び側面を覆うようにする工程と、 上記涛部内に第1のゲート電極を埋め込み形成する工程 とを含むことを特徴とする半導体装置の製造方法。

【請求項28】上記第1及び第2のゲート電極とソース・ドレイン拡散層の重なり部分の長さは、それぞれ20 n m以上であり、かつ、チャネル長の1/2より5 n m 以上短いことを特徴とする請求項27記載の半導体装置の製造方法。

(請求項29) 半導体基板の第1等電型の領域の第1の ゲート電極が形成される領域にダミーゲート電極を形成 し、上記第1等電型の領域に第2のゲート電極を形成す る工程と、上記ダミーゲート電極及び第2のゲート電極 をマスクに用いて、ソース、ドレインを形成する工程 と、上記ダミーゲート電極及び第2のゲート電極の側 に、それぞれ側壁スペーサーを形成する工程と、上記半 等体基板上に、上記ダミーゲート電極及び第2のゲート 電極を覆うように層間路線既を形成する工程と、上記母 間能採取の上面を平坦化する工程と、上記ダミーゲート 電極の上面を露出させる工程と、上記ダミーゲート 電極の上面を露出させる工程と、上記ダミーゲート を除去する工程と、上記ダミーゲート電極の側壁スペーサーの側壁の一部を削る工程と、上記ダミーゲート電極の側壁スペーサーの間の部分の上記半導体差板を露 出させ、側面が側壁スペーサー、かつ、底面が上記半導体基板がらなる溝部を形成する工程と、上記溝部の底面 及び側面を覆うように、上記側壁スペーサーの側壁の一部を割る工程により削られた上記側壁スペーサーの側壁の一部を割る工程により削られた上記側壁スペーサーの側壁の一部を割る工程と、上記溝部内に第21のゲード電極を埋め込み形成する工程とを含むことを特徴とする半導体装置の製造方法。

【請求項30】上記第1及び第2のゲート電極とソース・ドレイン拡散層の重なり部分の長さは、それぞれ20 nm以上であり、かつ、チャネル長の1/2より5 nm以上短いことを特徴とする請求項29記載の半導体装置の製造方法。

【請求項31】半導体基板の第1導電型の領域の第1の ゲート電極が形成される領域にダミーゲート電極を形成 し、上記第1. 導電型の領域に第2のゲート電極を形成す る工程と、上記ダミーゲート電極及び第2のゲート電極 をマスクに用いて、ソース、ドレインを形成する工程 と、上記ダミーゲート電極及び第2のゲート電極の側壁 に、それぞれ第1の創盤スペーサーを形成し、さらに該す 第1の側壁スペーサーの側壁に、第2の側壁スペーサー を形成する工程と、上記半導体基板上に、上記ダミーゲー - ト電極及び第2のゲート電極を覆うように層間絶縁限 を形成する工程と、上記層間絶縁膜の上面を平坦化し、 上記ダミーゲート電極の上面を露出させると共に、上記 《第1及び第2の側壁スペーサーの上部を削る工程と、止 記グミーゲート電極と上記第1の側壁スペーサーを除去 し、側面が第2の側壁スペーサーで、かつ、底面が上記 半導体基板からなる溝部を形成する工程と、上記半導体 基板上に、上記溝部の底面及び側面を覆うように、上記 第1の側壁スペーサーと実質的に同じ厚さの高誘電率ゲ - ト絶縁膜を堆積する工程と、上記滞部内にゲート電極 を埋め込み形成する工程とを含むことを特徴とする半導 体装置の製造方法。

[請求項32] 上記第1及び第2のゲード電極とソース・ドレイン拡散層の重なり部分の長さは、それぞれ20 mm以上であり、かつ、チャネル長の1/2より5 mm以上短いことを特徴とする請求項31記載の半導体装置の製造方法。

【請求項33】半導体基板の第1導電型の領域の第1の ゲート電極が形成される領域にダミーゲート電極を形成 し、上記第1導電型の領域に第2のゲート電極を形成す

る工程と、上記ダミーゲート電極及び第2のゲート電極 をそれぞれマスクに用いて、イオン注入を斜めから行な い、ソース、ドレインを形成する工程と、上記ダミーゲ ート電極の創盤及び第2のゲート電極の創壁に、それぞ わ第1の側壁スペーサーを形成する工程と、上記半導体 - 基板上に、上記ダミーゲート電極及び第2のゲート電極 を覆うように層間絶縁膜を形成する王程と、上記層間絶 緑灰の上面を平坦化する工程と、上記ダミーゲート電極 の上面を露出させる工程と、上記ダミーゲード電極を除 .去し、側面が上記ダミーゲート電極の側壁の第1の側壁・ スペーサーで、かつ、底面が上記半導体基板からなる溝。 部を形成する工程と、上記半導体基板上に、上記済部の 。底面及び側面を覆うように、上記第1の側壁スペーサー と実質的に同じ厚さの高誘電率ゲート絶縁膜を堆積する 工程と、上記講部内に第1のゲート電極を埋め込み形成。 する工程とを含むことを特徴とする半導体装置の製造方 ±.

(語求項3.4) 上記第1及び第2のゲード電極とソース・ドレイン拡散層の重なり部分の長さは、それぞれ2.0 mm以上であり、かつ、チャネル長の1/2より5.mm以上短いことを特徴とする語求項3.3記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置及びその製造方法に係り、特に、電界効果トランシスタを有する半導体装置及びその製造方法に関する。

[00:02]

【従来の技術】シリコンを用いた集経回路技術は整くへき速度で発展を続けている。微細化技術の進歩に伴って素子の寸法が縮小され、より多くの素子を1つのチップ内に集積することが可能となり、その結果、より多くの機能を実現されてきた。同時に、素子の微細化に伴う、電流駆動能力の向上と負荷容量の減少により、高速化が達成されてきた。

【0003】 未子の寸法が小さくなるにつれ、ゲート絶縁限の厚さも辿ってきた。未子の更なる微細化は可能ではあるが、従来のゲート経縁限材料である二酸化シリコンでは、事実上、限界まで薄限化が進んでいる。現在使用されている最も薄い二酸化シリコンのゲート絶縁限の厚さは約2nmであるが、二酸化シリコンをこれ以上薄限化すると、直接的トンネル効果によって大きなリーク電流が生じる。リーク電流が大きくなると消費電力が大きくなるばかりでなく、チャネルの反転層に誘起される電荷が取ってしまい、結果として、未子の電流駆動能力が低下してしまう。また、そのような薄い二酸化シリコンは不純物に対する拡散パリアが弱くなるため、ゲート電極からの不純物温れを引き起こす。さらに、そのような薄い二酸化シリコンは、原子の数層から形成されるので、そのような限を均一性良く、全産するには厳密な製

造制御が必要となる。

【0004】そこで、更なる素子の微細化と高速化を両 立するために、二酸化シリコンより厚く形成されても同 等以上の電界効果性能が得られる"高誘電率(hieh - k) 材料"の開発が精力的に進められている。有力候。 :描となっている材料は、ジルコニア、ハフニアなどの! V族酸化物、アルミナ、イットリアなどの!!!族酸化 物、これら金属酸化物と二酸化シリコン固溶体であるシ リゲート等である。IV族酸化物、III族酸化物はSi 半導体の初期にゲード絶縁膜として利用された材料であ る。しかし、二酸化シリコンによるゲート絶縁膜の形成 ・技術が確立された後は、その優れた特性のため、もっぱ ら二酸化シリコンが用いられてきた。最近の報告として は、例えば、ジルコニアをゲード絶縁膜に用いた電界効果 果トランジスタはアイ・イー・イー・イー、アイ・イー ・ディ・エム デクノロジーダイジェスト1999 1 45頁 (IEDM'99 Tech. Digest p:p: 145、 1999) に、ハフニアをゲート絶縁 膜に用いた乗界効果トランジスタは2000 シンボジ ウム オジ ブイ・エル・エス・アイ テクノロジー ダイジェスト オブ テクニカル ペーパーズ (20 00 Symposiumoń VLSI Techn ology Digest of Technical Papers) に、アルミナをゲート絶縁膜に用いた 電界効果トランジスタはアイ・イー・イー・イー、アイ ・イー・ディ・エム テクノロジーダイジェスト 20 0.0 1:45頁(IEDM:00 Tech. Dig e's t pp. 145、 000) に記載されている。 金属シリケートの作製方法は、例えば、特開平 1 1-1 35774号公報に記載されている。 【00.05】これらのうち、アルミナ以外の材料では、 ゲート絶縁限が結晶化することによる絶縁耐圧の劣化、 ゲート絶縁膜とゲート電極との反応、或いは、Si 基板 ゲート絶縁膜界面での低誘電率層の生成等の問題が発生 するため、活性化熱処理等の高温熱処理に耐えられな い。また、高誘電率ゲート絶縁膜とメタルゲート電極を 組み合わせた構造ではメタル電極の耐熱性が乏しいとい う問題がある。高温熱処理による劣化を防止する方法と してはダミーゲートを用いたリプレイスメント・ゲート プロセスがある。 リプレイスメント・ゲートプロセスに ついては、例えば米国特許5960270号に記載され ている。具体的には、通常のMOSFET製造工程と同 様にしてゲート電極バターンを形成した後、ゲート電極 パターンをマスクに自己整合的に不純物のイオンインブ ランテーション、活性化熱処理を行ない拡散層を形成す る。このゲート電極は後で剥離するため、ダミーゲート と呼ばれる。ダミーゲートの周囲に層間絶縁膜を形成し た後、ダミーゲートを剥離して滞を形成し、この滞の内 側にゲート絶縁膜を堆積し、更に、金属材料を埋め込み

ゲート電極を形成する方法である。この方法を用いるこ

とにより、ゲード電極形成後の熱工程の温度を下げることができる。

【0006】また、特開2001-15746号公報には、ダミーゲート(今結晶シリコン/金化既の経層)の・個里に酸化既と金化既の2重サイドウォールを形成し、個里酸化既とダミーゲート絶縁限を除去した後、高誘電・字ゲート絶縁限を書ける半導体装置の製造方法が開示されている。この方法によっても、結果として酸化限サイドウォール厚分だけ消が太ることになる。

100071

【発明が解決しようとする課題】 ドランジスタの微細化 にともない、短チャネル効果を抑えるために接合深さを 浅くしなければならない。例えば、ゲード長が100~ 5 Dnimになると接合深さは3 Dnim程度まで浅く、じな ければならなくなる。エクステンションの横方向の拡が りは接合深さのロ、5~0、7倍程度であるため、ケー ト電極とソース・ドレインの重なり(オバーラップ)も 小さくなってしまう。しかし、図23に示すようにオー バーラップが2 Onm以下になるとオン状態のドレイン 電流(オン電流)が急激に減少してしまうという問題が ある。一方、オーバーラップが大きすきると、オブ状態 で大きな電界の印加されている領域が大きくなるため、 オフ電流が大きくなってしまう、短チャネル効果が厳し くなるなどの問題を生じる。このため、微細なトランジ スタでは接合深さとオーバーラップ長を精密に制御する ことが求められている。

【0008】ところが、リプレイスメント・ゲートプロセスで堆積によりゲート絶縁膜を形成する場合、海の底面と共に側面にも絶縁膜が堆積される。このため、図24に示すように、ゲート絶縁膜の膜厚分、シース・ドレイン、エクステンションがゲート電極からオフセットすることになる。ゲート絶縁膜としてhighーは休料を用いる場合、その膜厚は3~10nm程度になるので、オーバーラップ長の選少によりオン電流が小さくなってしまう。

【0009】また、上記特開2001-15746号公報に記載の従来技術は、側壁酸化膜を、キャップ室化膜除去時に室化膜のサイドウォールを保護することを目的としており、ソース・ドレイン・エクステンションとゲート電極のオーバーラップを制御するためのものではない。つまり、この従来技術には、ソース・ドレイン・エクステンションとゲート電極のオーバーラップを制御するという技術思想がない。それな、この従来技術には、側壁酸化膜の限厚と、後に形成する高減電率ゲート経縁限の関厚をほぼ同じにするという技術思想が見られない。

【OD10】本発明の目的は、リプレイスメントゲート 電極を備えたMISFETであって、高いオン電流を確保できる半導体装置を提供することにある。

【ロロ11】本発明の他の目的は、リプレイスメントゲ

ード電極を備えたMISFETに対して、オーバーラップ長を制御し、オン電流の低下を抑制し得る半導体装置の影響方法を提供することにある。

(0012)

【課題を解決するための手段】上記の目的を達成するために、本発明の半導体装置は、リプレイスメント・ゲート型電界効果トランジスタを有し、この電界効果トランジスタのゲート電極とソース・ドレイン拡散層の重なり、部分の長さを20mm以上、かつ、チャネル長の1/2より5mm以上短くしたものである。

【0013】また、上記の目的を達成するために、本発明の半導体装置は、半導体基板上に設けられたゲート絶縁映上に設けられたゲート電極を含む・電界効果トランジスタを有し、このゲート電極の創建に設けられた絶縁映を、ゲート絶縁映に接続し、かつ、同じ材料からなるようにして、さらに、ゲート電極とソース・ドレイン拡散層の重なり部分の長さを20nm以上、かつ、チャネル長の1/2より5nm以上短くしたものである。

【00144】これらの半導体装置は、ゲート絶縁膜を高 誘電車ゲート絶縁膜とすることが好ましい。

よ0.0.4.6】ここで映厚が実質的に同じ厚さというの は、ブラスマイナス5%の範囲で同じであるものをい う。なお、プラスマイナス3%の範囲で=致すればより 好ましい。また、第1の電界効果トランジスタのゲート ・絶縁関は、高誘電率ゲート絶縁関であることが好まし い、また、上記第十及び第2の電界効果トランジスタの ゲート電極とソース・ドレイン拡散層の重なり部分の長 さは、それぞれ2 On m以上であり、かつ、チャネル長 の 1/2より5 n m以上短くすることが好ましい。 さら に、第1の電界効果トランジスタのケート電極とソース ・ドレイン拡散層の重なり部分の長さと、第2の電界効 **黒トランジスタのゲート電極とソース・ドレイン拡散層** の重なり部分の長さを同じにすることが好ましい。 【10017】また、上記の目的を達成するために、本発 明の半導体装置は、半導体基板上に、第1の電界効果ト ランジスタと第2の亜界効果トランジスタを設け、第1 の電界効果トランジスタをリプレイスメント・ゲート型 **電界効果トランジスタとし、第1の電界効果トランジス** タのゲート電極とソース・ドレイン拡散層の重なり部分 の長さを、第2の電界効果トランジスタのゲート電極と

ソース・ドレイン拡散層の重なり部分の長さと同じになるようにしたものである。

【00.18】また、上記の目的を達成するために、本発明の半等体装置は、半等体基板上に、第1の電界効果トランジスタを設け、第1の電界効果トランジスタのゲート電極の側壁に、ゲート・矩線限に接続し、かつ、同じ材料からなる第1の絶縁限を設け、第1の電界効果トランジスタのゲート電極とソース・ドレイン拡散層の重なり部分の長さを、第2の電界効果トランジスタのゲート電極とソース・ドレイン拡散層の重なり部分の長さと同じになるようにしたものである。

【000/19】また、上記の他の目的を達成するために、 本発明の半導体装置の製造方法は、半導体基板上のダー ト電極が形成される領域にダミーゲート電極を形成する 工程と、このダミーケート電極をマスクに用いて、ソー ス、ドレインを形成する工程と、ダミーゲート電極の側 ・壁に、第1の側壁スペーサーを形成し、さらに第1の側 壁スペーサーの側壁に、第2の側壁スペーサーを形成す る工程と、半導体基板上に、ダミーゲート電極を覆うよ うに層間絶縁膜を形成する工程と、層間絶縁膜の上面を 平坦化する工程と、ダミーゲート電極の上面を露出させ る工程と、ダミーゲード電極と第1の側壁スペーサーを 除去し、側面が第2の側壁スペーサーで、かつ、底面が 半導体基板からなる溝部を形成する工程と、半導体基板 上に、この滞部の底面及び側面を覆うように、第1の側 壁スペーサーと実質的に同じ厚さの高誘電率ゲート絶縁 膜を堆積する王程と、滞部内にゲート電極を埋め込み形 成する工程とを含むようにしたものである。

【0020】このダミーゲート電極の材料と第1の側壁・スペーサーの材料は同じであることが好ましい。

【0021】また、上記の他の目的を達成するために、 本発明の半導体装置の製造方法は、半導体基板上のゲー ト電極が形成される領域にダミーゲート電極を形成する **工程と、このダミーゲート電極の側壁に、第1の側壁ス** ペーサーを形成する工程と、ダミーゲート電極と第1の 側壁スペーサーをマスクに用いて、ソース、ドレインを 形成する工程と、第1の創筆スペーサーの創筆に、第2 の側壁スペーサーを形成し、さらに第2の側壁スペーサ - の創堂に、第3の創堂スペーサーを形成する工程と、 半導体基板上に、ダミーゲート電極を覆うように層間絶 緑膜を形成する工程と、層間絶縁膜の上面を平坦化する 工程と、ダミーゲート電極の上面を露出させる工程と、 ダミーゲート電極と第1、第2の側壁スペーサーを除去 する工程と、第3の側壁スペーサーの側壁に、第4の側 壁 スペーサーを形成する工程と、第4の側壁 スペーサー の間の部分の半導体基板を露出させる工程と、側面が第 4の側壁スペーサー、かつ、底面が半導体基板からなる **済部に、第2の側壁スペーサーと実質的に同じ厚さの高** 誘電率ゲート絶縁膜を堆積し、清部の底面及び側面を覆 うようにする工程と、この済部内にゲート電極を埋め込み形成する工程とを含むようにしたものである。 (OD:22)第1の創盤スペーサーと第4の創盤スペーサーの関連が実質的に同じであることが好ましい。またにダミーゲート電極の材料と、第1及び第2の創盤スペーサーの材料が同じであることが好ましい。

【10023】また、上記の他の目的を達成するために、 本発明の半導体装置の製造方法は、半導体基板上のゲー ド電極が形成される領域にダミーゲード電極を形成する。 工程と、このダミーゲート電極をマスグに用いて、ソー ス、ドレインを形成する工程と、ダミーゲート電極の側 壁に側壁スペーサーを形成する工程と、半導体基板上 に、ダミーケート電極を覆うように層間絶縁膜を形成す る工程と、層間絶縁膜の上面を平坦化する工程と、ダミ ーゲート電極の上面を露出させる工程と、ダミーゲート 電極を除去する工程と、側壁スペーサーの側壁の一部を 削る工程と、創金スペーサーの間の部分の半導体基板を 、露出させ、側面が側壁スペーサー、かつ、底面が上記半 · 導体基版からなる講部を形成する工程と、この講部の底: 『面及び側面を覆うように、上記側壁スペーサーの側壁の 一部を削る工程により削られた側壁スペーサーの厚さと 実質的に同じ厚さの高誘電率ケート絶縁膜を堆積する工 程と、溝部内にゲート電極を埋め込み形成する工程とを 含むようにしたものである。

【10024】また、上記の他の目的を達成するために、 本発明の半導体装置の製造方法は、半導体基板上のケー ト・電極が形成される領域にダミーゲート・電極を形成する。 工程と、このダミーゲート電極をマスクに用いて、ソー ス、ドレインを形成する工程と、ダミーゲート電極の側 ・壁に、第十の側壁スペーサーを形成し、さらに第十の側 ②壁スペーサーの側壁に、第2の側壁スペーサーを形成す る工程と、半導体基板上に、ダミーゲート電極を覆うよ。 うに層間絶縁膜を形成する工程と、層間絶縁膜の上面を ※担化し、ダミーゲート電極の上面を露出させると共 に、第1及び第2の側壁スペーサーの上部を削る工程 と、ダミーゲート電極と第1の側壁スペーサーを除去 し、側面が第2の側壁スペーサーで、かつ、底面が半導 体基板からなる溝部を形成する工程と、半導体基板上 に、この溝部の底面及び側面を覆うように、第1の側壁 スペーサーと実質的に同じ厚さの高誘電率ゲート絶縁膜 を堆積する工程と、済部内にゲート電極を埋め込み形成 する工程とを含むようにしたものである。

【0025】また、上記の他の目的を達成するために、本発明の半塔体装置の製造方法は、半導体基板上のゲート電極が形成される領域にダミーゲート電極を形成する。工程と、このダミーゲート電極をマスクに用いて、イオン注入を斜めから行ない、ソース、ドレインを形成する工程と、ダミーゲート電極の側壁に、第1の側壁スペーサーを形成する工程と、半導体基板上に、ダミーゲート電極を覆うように層間絶縁限を形成する工程と、層間絶

経関の上面を平坦化する工程と、ダミーゲート電極の上面を露出させる工程と、ダミーゲート電極を除去し、個面が第1の側壁スペーサーで、かつ、底面が半導体基板からなる演部を形成する工程と、半導体基板上に、済部の底面及び側面を覆うように、第1の側壁スペーサーと実質的に同じ厚さの高誘電率ゲート絶縁関を堆積する工程と、流部内にゲート電極を埋め込み形成する工程とを含むようにしたものである。

【0026】上記イオン注入は、半導体基板に対して重 直から10度~20度の範囲の角度で斜めに行なうこと が経ました。

【0027】上記の半導体装置の製造方法において、何 れも限の厚さが実質的に同じ厚さというのは、プラスマ イナス5%の範囲で同じであるものをいう。なお、プラ スマイナス3%の範囲で一致すればより好ましい。また、海部内に埋め込まれたケート電極とソース・ドレイ ソ拡散層の重なり部分の長さは20mm以上であり、が ラ、チャネル長の1~2より5mm以上短いことが好ま しい。

【0028】また、上記の他の目的を達成するために、 本発明の半導体装置の製造方法は、半導体基板の第1導 ・電型の領域の第1のゲート電極が形成される領域にダミ ーゲート電極を形成し、この第1導電型の領域に第2の ゲート電極を形成する工程と、このダミーゲート電極及 び第2のゲート電極をマスクに用いて、ソース、ドレイ ンを形成する工程と、ダミーゲート電極及び第2のゲー ト電極の側壁に、それぞれ第1の側壁スペーサーを形成 し、さらに第1の側壁スペーサーの側壁に、第2の側壁 スペーサーを形成する工程と、半導体基板上に、ダミー ·ゲート電極及び第2のゲート電極を覆うように層間絶縁。 、膜を形成する工程と、、層間絶縁膜の上面を平坦化する工 程と、ダミーゲート電極の上面を露出させる工程と、ダ ミーゲート電極とその側壁の上記第1の側壁スペーサー を除去し、側面が第2の側壁スペーサーで、かつ、底面 が上記半導体基板からなる溝部を形成する工程と、半導 体基板上に、溝部の底面及び側面を覆うように、第1の 側壁スペーサーと実質的に同じ厚さの高誘電率ゲート絶 緑膜を堆積する工程と、溝部内に第1のゲート電極を埋 め込み形成する工程とを含むようにしたものである。

【0029】また、上記の他の目的を達成するために、本発明の半導体装置の製造方法は、半導体基板の第1導電型の領域の第1のゲート電極が形成される領域に努ミーゲート電極を形成し、この第1導電型の領域に第2のゲート電極を形成する工程と、ダミーゲート電極及び第2のゲート電極の側壁に、それぞれ第1の側壁スペーサーを形成する工程と、ダミーゲート電極とその第1の側壁スペーサーをそれぞれマスクに用いて、ソース、ドレインを形成する工程と、ダミーゲート電極の第1の側壁スペーサーの側壁及び第2のゲート電極の第1の側壁スペーサーの側壁及び第2のゲート電極の第1の側壁スペーサーの側壁及び第2のゲート電極の第1の側壁スペー

サーの創壁に、それぞれ第2の創壁スペーサーを形成 し、さらに第2の側壁スペーサーの側壁に、それぞれ第 3の創壁スペーサーを形成する工程と、半導体基板上 に、ダミーゲート電極及び第2のゲート電極を覆づよう に層間絶縁膜を形成する工程と、層間絶縁膜の上面を平 ・坦化する工程と、ダミーゲート電極の上面を露出させる。 工程と、ダミーケード電極とその創堂の第1、第2の創。 **肇スペーサーを除去する工程と、ダミーゲート電極の側** 壁の第3の側壁スペーサーの側壁に、第4の側壁スペー サーを形成する工程と、第4の創堂スペーサーの間の部 分の半導体基板を露出させる工程と、側面が第4の側壁 スペーサー、かつ、底面が半導体基板からなる消部に、 第2の側壁スペーサーと実質的に同じ厚さの高誘電率ゲ 一上絶縁膜を堆積し、この海部の底面及び側面を覆うよ うにする工程と、滞部内に第1のゲート電極を埋め込み 形成する工程とを含むようにしたものである。

【10030】また、上記の他の目的を達成するために、 本発明の半導体装置の製造方法は、半導体基板の第1等 **電型の領域の第1のゲート電極が形成される領域にダミ** - ゲート電極を形成し、この第1導電型の領域に第2の ゲート電極を形成する工程と、ダミーゲート電極及び第 2のゲート電極をマスクに用いて、ソース、ドレインを 形成する工程と、ダミーゲート電極及び第2のゲート電 極の創堂に、それぞれ創堂スペーサーを形成する工程 と、半導体基板上に、ダミーゲート電極及び第2のゲー ト亜極を覆うように層間絶縁膜を形成する工程と、層間 絶縁阱の上面を平坦化する工程と、ダミーゲート電極の 上面を露出させる工程と、ダミーゲート電極を除去する 工程と、ダミーゲート電極の側壁スペーサーの側壁の一 部を削る工程と、タミーゲート電極の側壁スペーサーの 。間の部分の半導体基板を露出させ、側面が側壁スペーサ - 、かつ、底面が上記半導体基板からなる溝部を形成す る工程と、この滞部の底面及び側面を覆うように、側壁 スペーサーの側壁の一部を削る工程により削られた側壁 スペーサーの厚さと実質的に同じ厚さの高誘電率ケート ・絶縁膜を堆積する工程と、 溝部内に第1のゲート電極を 理め込み形成する工程とを含むようにしたものである。 【0031】また、上記の他の目的を達成するために、

本発明の半導体装置の製造方法は、半導体基板の第1等電型の領域の第1のケード電極が形成される領域に第2のケード電極を形成し、この第1等電型の領域に第2のケート電極を形成する工程と、ダミーゲート電極及び第2のゲート電極をマスクに用いて、ソース、ドレインを形成する工程と、ダミーゲート電極及び第2のゲート電極の側壁に、それぞれ第1の側壁スペーサーを形成し、さらに第1の側壁スペーサーの側壁に、第2の側壁スペーサーを形成する工程と、半導体基板上に、ダミーゲート電極及び第2のゲート電極を覆うように層間路縁膜を形成する工程と、層間路縁膜の上面を平坦化し、ダミーゲート電極の上面を露出させると共に、第1及び第2のゲート電極の上面を露出させると共に、第1及び第2の

側壁スペーサーの上部を削る工程と、ダミーゲート電極と第1の側壁スペーサーを除去し、側面が第2の側壁スペーサーで、かつ、底面が半導体基板からなる済部を形成する工程と、半導体基板上に、この済部の底面及び側面を覆うように、第1の側壁スペーサーと実質的に同じ厚さの高誘電率ゲード絶縁既を堆積する工程と、済部内にゲート電極を埋め込み形成する工程とを含むようにしたものである。

【ログ、32】また、上記の他の目的を達成するために、 本発明の半導体装置の製造方法は、半導体基板の第1導 **電型の領域の第1のゲート電極が形成される領域にダミ** - ゲート電極を形成し、この第1導電型の領域に第2の ゲート電極を形成する工程と、ダミーゲート電極及び第一 2のゲード電極をそれぞれマスクに用いて、イオン注入。 を斜めから行ない、ソース、ドレインを形成する工程 と、ダミーゲート電極の側壁及び第2のゲード電極の側 盤に、それぞれ第1の側壁スペーサーを形成する工程 と、半導体基板上に、ダミーゲート電極及び第2のゲー ト電極を覆うように層間絶縁膜を形成する工程と、層間 ・絶縁膜の上面を平坦化する工程と、ダミーゲート電極の 上面を露出させる工程と、、ダミーケート電極を除去し、 側面がダミーゲート電極の側壁の第1の側壁スペーサー で、かつ、底面が半導体基板からなる溝部を形成する工 程と、半導体基板上に、この溝部の底面及び側面を覆う ように、第1の側壁スペーサーと実質的に同じ厚さの高 : 誘電車ゲート絶縁膜を推験する工程と、滞部内に第1の ゲート電極を埋め込み形成する工程とを含むようにした ものである。

【0033】ごれらの半導体装置の製造方法において、第1導電型の領域とは、小型の領域であっても、P型の領域であっても、P型の領域であっても、P型の同じなあってもよい。また、何れも限の厚さが実質的に同じなるものをいう。なお、プラスマイナス3%の範囲で一致ずればより好ましい。また、第1及び第2のケート電極とソース・ドレイン拡散層の重なり部分の長さは、それぞれ20m以上であり、かつ、チャネル長の1/2より5mm以上短いことが好ましい。また、第1及び第2のケート電極とソース・ドレイン拡散層の重なり部分の長さは、同じであることが好ましい。

[00.34]

【発明の実施の形態】実施の形態1

図 8 は本発明の第一の実施の形態による電界効果トランジスタを示す完成断面図であり図2から図7がその製造工程の模式図である。

【0035】ます、図2に示すように、面方位(100)、P等電型、直径20.6mの単結晶S1よりなる半等体基板1に活性領域を画定する素子間分離絶縁領域2の形成、基板遮底調整用のP等電型イオンの注入と引き延ばし熱処理及び関電圧調整用イオン注入と活性化熱処理を従来公知の手法により施した後、熱酸化限21を5

n m形成した。次に上記無酸化缺2 1の上に、非晶質の ノンドープ S i 限2 2を100 nm堆積した後、シリコン全化限 23を50 nm堆積した。

【0036】その後、従来公知のリソグラフィ法及びエッチング法を用いて、図3に示すようなダミーゲード電極22を形成後、A をイオンをエネルギー3keV、ドーズ章3×1015/cm2のイオン注入し、ソース・ドレイン・エクステンション31を形成した。技いてBのイオン注入を施してパンチスルー防止のためのP導電型パンチスルー防止拡散層32とした。

【0037】次に違い非晶質ノンドープS:映を後に堆 様する高誘電率ゲート絶縁膜とほぼ同じ厚さだけ堆様 し、エッチバックすることにより第11の創棄スペーサー 41によりダミーゲート電極を高誘電率ゲート絶縁膜の 膜厚分だけ太らせる。このとき非晶質ノンドープS:映 の膜厚と後に推検する高誘電率ゲート絶縁膜の膜厚は、 プラスマイナス5%以内の差で同じ厚さであることが好ましく、プラスマイナス2%以内の差で同じ厚さであることが好ました。これは以下の実施の形態においても 同様である。

[00:38] 競いて、シリコン室化膜を全面に堆積した後、異方性ドライエッチングによりなミーゲード電極22の側壁部にのみ選択的に残置させて第2の側壁スペーサー42とした。上記第2の側壁スペーサー42とした。上記第2の側壁スペーサー42とした。上記第2の側壁スペーサー42とした。上記第2の側壁スペーサー42としてイオン注入を行い、1.05.0で、1秒の条件で注入イオンの活性化熱処理を施しN型高濃度ソース・ドレイン拡散層43を形成した(図4)。次に、厚いシリコン酸化堆積膜51を全面に形成した後、その表面を化学的機械的研磨により平坦化する。このときシリコン室化膜23を入りが、として、その上面を露出させ、その後、シリコン室化膜23を熱機酸によるウエットエッチングにより除去する(図5)。

【0039】次に、ダミーゲート電極22と第1の側壁 スペーサー 4.1 を選択的に除去し、希フッ酸を用いて熱 酸化膜21の露出部を除去し、開口部51を形成した (図6)。 ここでチャネルイオンの注入を行ない、チャ ネル部のみ基板遺産を調整することも可能である。 【0040】次に、開口部61に高誘電率ゲート絶縁膜 7 1を、化学気相蒸差法によって堆積した。高誘電率ゲ ート絶縁膜7.1 とじては、Z r O 2 又はH f O 2を用い た。成膜にあたっては、高誘電率ゲート発縁膜フェが非 **品質の状態になる条件で堆積した。また、上記高誘電率** ゲート絶縁膜 7.1 の膜厚は 5.n.mとなるように堆積時間 を調整した。引き続きゲート電極としてTiN72とA 1竜極73をそれぞれ10mm、250mm程度堆積す る(図7)、全面を化学的機械的研摩により平坦化し、 埋め込み加工トランジスタ構造を形成した。次に、厚い シリコン酸化堆積膜81を全面に形成した後、所望領域

に関口を施してから配換金属の拡散障壁材としてのTiN関82と配換金属としてのW関83を堆積し、その平坦化研算により関口部分のみに選択的にW関を残るした(図8)。最後に、所望回路構成に従いアルミニュームを主材料とする金属関の堆積とそのパターニングにより配線を形成し、電界効果トランジスタを製造した。

【0041】以上のように、本発明により作製したM!SFETでは、ソーズ・ドレイン・エクステンション31とゲート電極のオーバーラップは、ダミーゲート電極22に対するオーバーラップと同じ25nmに保たれており、ボーバーラップ長の選歩による抵抗の増大とオン電流の選少はなかった。

【0042】実施の形態2

本発明の第二の実施の形態による電界効果トランジスタの製造工程を図9から図11を用いて説明する。本実施の形態はトランジスタのゲート長に対してソース・ドレイン・エグステンションの接合が深すきるためにオーバーラップ長を調整したい場合に有効である。本実施の形態では、チャネル長80nmのトランジスタについてオーバーラップ長を10nm短くしたい場合を例として示す。

【0043】ます。面方位(100) P等电型。直径20cmの単結晶Sによりなる半導体基板1に活性領域を画定する素子間分離路線領域2の形成、基板造展調整用のP等電型イオンの注入と引き延ばし熱処理及び間電圧調整用イオン注入と活性化熱処理を従来公知の手法により施した後、熱酸化膜21を5nm形成する。次に上記熱酸化膜21の上に、非晶質ノンドープSに膜を100nm堆積した後、シリコン窒化膜23を50nm堆積した。その後、従来公知のリングラフィ法及びエッチシグ法を用いてダミーグで大乗極22を形成した。

【0044】次に非晶質のスンドープS)既を堆積し、エッチバックすることにより第1の側壁スペーサータコを形成する。ここでノンドープS・映の厚さはオーバーラップ長の調整値と同じにする。本実施の形態では非晶質のノンドープS・映を10nm推接した。

【0045】Asイオンをエネルギー3k.eV、ドース 型3×:1015/cm2のイオン注入し、ソース・ドレイン・エクステンション3:1を形成した。続いて日のイオン注入を施してパンチスルー防止のためのP

基電型パンチスルー防止拡散層32とした。ダミーゲード電極2 2と第1の側壁スペーサー91をマスクにイオン注入を 行なうことによりダミーゲート電極とソース・ドレイン ・エクステンションのオーバーラップ長が第1の側壁スペーサー91の厚き分だけ小さくなる(図9)。

【0046】次に非晶質のジンドープS。膜を、後に堆 接する高誘電率ゲート絶縁膜とほぼ同じ厚さだけ堆積 し、エッチバックするごとにより第2の側壁スペーサー 101を形成する。続いて、シリコン室化膜を全面に堆 積した後、異方性ドライエッチングによりダミーゲート 電極の創築部にのみ選択的に残菌させて第3の創建スペーサー102とした。上記第3の創建スペーサー102をイオン注入阻止マスクとしてイオン注入を行ない、1000で、10秒の条件で注入イオンの活性化熱処理を施し、N型高温度ソース・ドレイン拡散層:103を形成した。(図10)。

【0047】次に、厚いシリコン酸化堆核既111を全面に形成した後、その表面を化学的機械的研算により平坦化する。このときシリコン変化既23をストッパーとして、その上面を露出させ、その後、シリコン変化既23を熱燐酸によるウェットエッチングにより除去する。引き抜き、ダミーゲート電極22、第1の側壁スペーサー91及び第2の側壁スペーサー101を選択的に除去する。次に、第1の側壁スペーサーとはは同じ映画のシリゴン変化既を全面に堆積した後、異方性ドライエッチングを行ない、第4の側壁スペーサー112とした(図11)。

【0048】次に、希フッ酸を用いて熱酸化膜之1の露出部を除去する。ここでチャネルイオンの注入を行ない、チャネル部のみ基板温度を調整することも可能である。

【00.49】後は、実施の形態1と同様にして高誘電率ケード絶縁限、ゲート電極を推議し、全面を化学的機械的研算により平坦化して埋め込み加工トランジスタ構造を形成する。最後に、所建回路構成に従いアルミニュームを主材料とする金属限の堆積とそのパターニングにより配線を形成し、電界効果トランジスタを製造した。

【0050】以上のような製造工程を用いることにより、微細M1 SFETにおいてもソース・ドレイン・エクステンションとゲート電極のオーバーラップを適正に制御し、短チャンネル効果を抑えながら大きなオン電流を確保することができる。本実施の形態による活性加熱処理後のソース・ドレイン・エクステンションのオーバーラップ長は25 nmであった。第1の側壁スペーサー9.1を用いてオーバーラップ長を調整しない場合、オーバーラップ長は35 nmとなり、実効チャネル長は10 nm程度になってしまうだの、本実施の形態の基板の不純物ノードでは、スイッチング特性が劣化し、オフ電流が大きくなってしまうが、本実施の形態によれば良好なスイッチング特性が得られた。

【0051】実施の形態3

図1は、本発明の第三の実施の形態による電界効果トランジスタを示す断面図であり、図12から図17がその製造工程の模式図である。本実施の形態はリプレイスメント・ゲートMISFETと従来のMOSFETが温在したLSIの製造に有効である。

【00.52】まず、面方位(10.0)、戸築電型、直径 20cmの単結晶Siよりなる半塔体基板1に活性領域 を画定する素子間分離絶縁領域2を形成し、基板遮痕調 整用のP導電型イオンの注入と引き延ばし無処理及び闘 電圧調整用イオン注入と活性化熱処理を従来公知の手法により施した後、熱酸化限11を3nm形成した。熱酸化限11を3nm形成した。熱酸化限11は従来報道MOSFETのゲート酸化限として用いられる。次に上記熱酸化限11の上に、非晶質のグンドープSi限12を100nm堆積し、公知のホトリッグラフィを用いて従来構造のN型MOSFETを作製する領域のグンドープSi限12にリンをイオン注入した(図12)。

【00.53】次に、一旦、レジストを除去し、同様にして、従来構造のP型MOSFETを作製する領域のノンドープST膜12にボロンをイオン注入する。950℃、60秒の熱処理を行った後、シリコン変化膜13を50mm堆積した。その後、従来公知のリングラフィ法及びエッチング法を用いて、ゲート電極を形成した。

[0054]・ゲード電極形成後、N型MOSFETを作製する領域にAsネオンをイオン注入しソース・ドレイン・エクステンショシャ3 1を形成した後、Bのイオン注入を施してパンチスルー防止のためのP、導電型パンチスルー防止拡散程132とした。引き競きP型MOSFETを作製する領域にBF2イオンをイオン注入しソース・ドレイン・エクステンション133を形成した。競いてリンのイオン注入を施してパンチスルー防止のためのN導電型パンチスルー防止拡散程134とした(図13)。位来構造のMOSFETとリプレイスメント・ゲートMISFETで拡散程の不純物分布を変える必要がある場合は、ここでホトリソグラフィを用いて、それでれ最適の条件でイオン注入を行なう。

【0055】次に化学気相楽書法によってシリコン酸化 膜を高誘電率ケード絶縁膜と同じ厚さだけ堆積し、エッ チパックすることにより第十の側壁スペーサーキ41を 形成する。続いて、シリコン室化膜を全面に推検した 後、異方性ドライエッチングによりゲート電極の側壁部 にのみ選択的に残置させて第2の側壁スペーサー142 とした。N型高濃度ソース・ドレイン拡散層143及び P型高濃度ソース・ドレイン拡散層144のイオン注入 を行った後、1050℃、1秒の条件で注入イオンの活 性化熱処理を施した(図14)。

【0056】次に、厚いシリコン酸化堆糕膜51を全面に形成した後、その表面を化学的機械的研磨により平坦化する。このときシリコン窒化膜13をストッパーとして、その上面を露出させる。公知のホトリングラフィを用いてレジスト151をマスクにリプレイスメント・ゲートMISFETを作製する領域のシリコン窒化膜13を無端酸によるウエットエッチングにより除去する(図15)。

【0057】引き続き、ダミーゲート電極を選択的に除去し、更に、希フッ酸を用いて無酸化限11の露出部を除去し、関口部161を形成した(図16)。このとき第1の側壁スペーサー141も同時に除去される。ここでチャネルイオンの注入を行ない、リプレイスメント・

ゲードMI.SFETのチャネル部のみ基板遺庻を調整す ることも可能である。次に、高誘電車ゲード絶縁膜フィ を、化学気相楽書法によって堆積した。高誘電率ゲート 絶縁限71としては、2 r02又はH102を用いた。 成膜にあたっては、高誘電率ゲート絶縁膜ブイが非晶質 の状態になる条件で堆積した。また、上記高誘電率ゲー ト絶縁膜7 1 の膜厚は5 n inとなるように堆積時間を調 整した。引き抜きゲード電極としてTin72とAI電。 極73をそれぞれ10nm、250nm程度堆積する (図1 7)。全面を化学的機械的研摩により平坦化し、 埋め込み加工トランジスタ構造を形成した後、厚いシリ コン酸化堆積膜3を全面に形成して、所望領域に開口を 施してから配額金属の拡散障壁材としての.T. i-N膜:4 と・ 配線金属としてのW膜5を堆積し、その平坦化研磨によ り開口部分のみに選択的にW膜を残置した。(図 1)。最 後に、所望回路構成に従いアルミニュームを主材料とす る金属膜の堆積とそのパターニングにより配線を形成 し、・電界効果トランジスタを製造した。

【OOS8】従来のリプレイスメント・ゲートMISE ETの製造方法によりリプレイスメント・ゲートMISE FETと従来のMOSFETが退在した半導体装置を作 製した場合には、リプレイスメント・ゲートMISE でのソース・ドレイン・エクスメント・ゲートMISE のオーバーラップがゲード絶縁膜の膜厚分減少しでしま うため、オン電流が取れなくなるという問題があった。 本発明により作製した半導体装置では、リプレイスメント・ゲートMISFETと従来のMOSFETでソース ・ドレイン・エクステンションとゲート電極のオーバー ラップが共に25mm程度であり、MISEETにおけ るオーバーラップ長の減少による抵抗の増大とオン電流 の減少という問題が解決される。

【0059】実施の形態4

本実施の形態では本発明の目的を達成する別の方法である。ダミーゲート除去後、高誘電率ゲート路線膜の膜厚分だけエッチングで海を大らせる工程による電界効果トランジスタの製造工程を図18と図19を用いて説明する。

【0060】素子間分離絶縁領域、ダミーゲート電極を 形成後、ソース・ドレイン:エクステンション、P等電型パンチスルー防止拡散層のイオン注入を行ない図3の 構造を得るところまでは第1の実施の形態と同様である。

【0061】次に、シリコン室化膜を全面に堆積した後、異方性ドライエッチングによりダミーゲート電極の側里部にのみ選択的に懸置させてダミーゲート側壁絶縁膜181をイオン注入阻止マスクとしてN型高濃度ソース・ドレイン拡散層43を形成した後、1000で、10秒の条件で注入イオンの活性化熱処理を施した(図18)。

【0062】次に、厚いシリコン酸化堆積膜51を全面

に形成した後、その表面を化学的機械的研磨により平坦 化する。シリコン室化鉄23をストッパーとして、その 上面を露出させ、その後シリコン室化鉄23を独議酸に よるウェットエッチングにより除去し、さらに、ダミー ・ゲート電極22を選択的に除去する。

【0063】ここでダミーゲート創盤路線は18 1を等方性ドライエッチングにより、後に堆積する高誘電率ゲート絶縁膜とはは同じ厚さだけエッチングすることにより、開口部の幅を広ぐした。本実施の形態では1.0%でド4/02の混合ガスを用いて20nm/分で5nmのエッチングを行なった。この工程でシリコン酸化堆積膜51及び熱酸化限21が約1nm削れた(図19)。

【DO 65】後は、実施の形態1と同様にして高誘電率 ゲード絶縁限、ゲード電極を推検し、全面を化学的機械 的研磨により平坦化して埋め込み加工トランジスタ構造 を形成する。

(0.0.6.6.1 以上のような製造工程を用いることにより、ダミーケート側壁を用いることなく、ソース・ドレイン・エクステンションとケート電極のオーバーラップを、ダミーゲード電極に対するオーバーラップと同じ2.5.mmに保ち、オーバーラップ長の選歩による抵抗の増大とオン電流の選歩を防止することができる。

【0067】実施の形態5

本発明の第五の実施形態による電界効果トランジスタの製造工程を図20から図22を用いて説明する。上記の実施形態ではなミーケート材料として非晶質シリコンを、用いたが、本実施形態ではシリコン金化限を用いることにより工程数を減らしている。

【0068】まず、面方位(100)、P 等電型、直径20cmの単結晶Sによりなる半導体基板1に活性領域を画定する素子間分離絶縁領域20形成、基板濃度調整用のP 等電型イオンの注入と引き延ばし熱処理及び開電圧調整用イオン注入と活性化熱処理を従来公知の手法により施した後、熱酸化膜21を5nm形成した。次に上記熱酸化膜21の上に、シリコン窒化膜201を150nm堆積した後、シリコン酸化膜202を50nm堆積した。その後、従来公知のリソグラフィ法及びエッチング法を用いて、図20に示すようなダミーゲート電極を形成した。

1,00.59】ダミーゲート電極形成後、Asイオンをエネルギー3 KeV、ドース型38、1,01.5/6,m2のイオン注入し、ソース・ドレイン・エクステンション31を形成した。統立てBのイオン注入を施してパンチスルー防止のためのP等電型パンチスルー防止拡散 B32とした。次に薄いシリコン室化膜を後に堆積する高誘電率ゲート発録膜とほぼ同じ厚さたけ堆積し、エッチバック

することにより第1の側壁スペーサー211を形成す る。続いて、シリコン酸化膜を全面に堆積した後、異方 性トライエッチングによりダミーゲート電極の創象部に のみ選択的に残置させて第2の側壁スペーサー212と した。上記第2の側壁スペーサー212をイオン注入阻 止マスクとしてイオン注入を行ない、1050℃、1秒 の条件で注入イオンの活性化熱処理を施じN型高温度ソ - ス・ドレイン拡散層 4.3 を形成した (図21). 【10070】次に、厚いシリコン酸化堆積度51を全面 に形成した後、その表面を化学的機械的研摩により平坦 化し、ダミーゲート電極の上面を露出させる。第1の側 壁 スペーサー 2 1 1 の材質はシリコン室化膜であるが面 徒が小さいのでストッパーにはならずダミーゲート電極 のシリコン変化膜201まで研磨されるごとになる(図: 22) 。前記実施の形態では側壁スペーサーの肩の部分 のために関口部51がオーバーハング形状となり、高誘 ・電率ケート絶縁膜を埋め込む工程に支障をきたす可能性 があるため、この研磨工程でのオーバー研磨量を調整す る必要があるが、本実施の形態では側壁スペーサーの肩 の部分は完全に除去されるのでオーバーバング形状にな ることはない。

1007 1 その後、シリコン室化映201 と第1の側 塩スペーサー211を熱爆酸によるウエットエッチング により除去し、さらに、希フッ酸を用いて熱酸化映21 の露出部を除去し、開口部を形成した。ここでチャネル イオンの注入を行ない、チャネル部のみを板濃度を調整 することも可能である。

【0072】後は、実施の形態1と同様にして高誘電率ケード絶縁限、ゲート電極を堆積し、全面を化学的機械的研磨により平坦化して埋め込み加工ドランジスタ構造を形成する。最後に、所建回路構成に従いアルミニュニムを主材料とする金属限の堆積とそのパターニングにより配線を形成し、電界効果トランジスタを製造した。【0073】以上のような製造工程を用いることにより、ダミーゲート電極除去工程におけるウェットエッチングを1回減らすことができ、また、ダミーゲード電極を除去した後の開口部がオーバーハング形状となり高誘電率ゲート絶縁限を埋め込む工程に支険をきたすことを防止できる。

【0074】実施の形態6

本実施の形態では本発明の目的を達成する別の方法を図25と図26を用いて説明する。素子間分離絶縁領域2、ダミーゲート電極22、シリコン室化限23を形成するところまでは実施の形態1と同様である。ここでソース・ドレイン・エクステンションの10イオン注入を斜めから行なうことにより、ダミーゲート電極とソース・ドレイン・エクステンションのオーバーラップ長を大きくしておく。発明者らの検討によると、萎続に対して重直から10度から20度の角度でイオン注入を行なった場合と比べて

オーバーラップ長を5.n m大きぐすることができる (図 2.5)

【00.75】引き続きP等電型パンチスルー防止拡散層32のイオン注入を行なう。次に、シリコン室化膜を全面に堆積した後、異方性ドライエッチングによりダミーゲート電極の側壁部にのみ選択的に残置させてダミーゲート側壁絶縁膜26.1 とした。

【0076】上記ダミーゲート側里絶縁膜261をイオン注入組止マスクとしてN型高速度ソース・ドレイン拡散層43を形成した後、1000で、10秒の条件で注入イオンの活性化熱処理を施した。次に、厚いシリゴン酸化堆積膜51を全面に形成した後、その表面を化学的機械的研磨により平坦化する。このときシリコン室化膜23を大ジパーとして、ダミーゲード電極22の上面を露出させ、その後、シリコン室化膜23を熱機酸によるフェットエッチングにより除去し、さらに、ダミーゲート電極22を選択的に除去する(図26)。

【007.7】次に、希フッ酸を用いて熱酸化既2:1の露。 出部を除去する。ここでチャネルイオンの注入を行な い、チャネル部のみ基板濃度を調整することも可能であ る。

【0078】後は実施の形態士と同様にして高頭電率ゲート絶縁限、ゲート電極を推検し、全面を化学的機械的、研磨により平坦化して埋め込み加工トランジスタ構造を形成する。

【ロロフロ】以上のような製造工程により、ダミーゲー ト側壁を用いることなく、ソース・ドレイン・エクステ ンションとゲート電極のオーバーラップを、ダミーゲー ト電極に対するオーバーラップとほぼ同じ寸法に保ち、 オーバーラップ長の減少による抵抗の増大とオン電流の 減少を防止することができる。本実施の形態を、実施の 形態3で述べたように従来構造のトランジスタとリプレ イスメント・ゲート・トランジスタが温在する素子に用 いる場合には、公知のホトリソグラフィを用いてソース ・ドレイン・エクステンション用イオン注入工程を従来 構造のトランジスタとリプレイスメント・ゲート・トラ ンジスタについて別々に分けて行なう。リプレイスメン ト・ゲート・トランジスタのソース・ドレイン・エクス テンション用イオン注入工程のみ斜めイオン注入を行な い、従来構造のトランジスタのソース・ドレイン・エク ステンション用イオン注入工程は垂直イオン注入で行な えばよい

【0080】なお、本発明は上記実施の形態に限定されるものではない。例えば、上記実施の形態では、高誘電率ゲート絶縁限として、ZrO2限、HfO2限を用いたが、高誘電率ゲート絶縁限の材料はこれらに限らず、アルミナ(AI203)、酸化ランタン酸(Le203)、酸化プラセオジム(Pr203)、酸化イットリウム(Y203)、酸化タンタル(Te205)、酸化ニオブ(Nb205)、酸化チタン(Ti02)、

酸化セリウム(CeO2)等の金属酸化物、それらの固溶体、それら金属酸化物とSiO2の固溶体、チタン酸ストロンチウムバリウム膜((BeSr)TiO3)等のチタン酸塩等を用いることが可能である。また、上記実施の形態ではn型リプレイスメント・ゲートMISFETについてのみ説明したが、p型MISFETについても同様の製造工程により製造できる。その他、本発明は、その要旨を逸眺しない範囲で、種々変形して実施することが可能であることは言うまでもない。

[[6.6.8.13]

【発明の効果】本発明によれば、リプレイスメント・ゲート型MISFETにおいて、オーバーラップ長の選少による抵抗の増大とオン電流の選少を防止することができる。さらに、本発明によれば、リプレイスメンド・ゲードMISFETと従来のMOSFETが混在した場合、ソース・ドレイン・エクステンションとゲート電極のオーバーラップを従来のMOSFETとはは同じにすることが可能となる。

【図面の簡単な説明】

【図 1】 本発明の第3 の実施形態に係る半導体装置の要。 部断面図である。

:[図2] 本発明の第1の実施形態に係る半導体装置の製造工程を示す断面図である。

(図3) 本発明の第1の実施形態に係る半導体装置の製造工程を示す断面図である。

【図4】 本発明の第1の実施形態に係る半導体装置の製造工程を示す断面図である。

【図5】 本発明の第1の実施形態に係る半導体装置の製造工程を示す断面図である。

[図5] 本発明の第1の実施形態に係る半導体装置の製造工程を示す断面図である。

【図7】 本発明の第1の実施形態に係る半導体装置の製造工程を示す断面図である。

・【図8】 本発明の第1の実施形態に係る半導体装置の製造工程を示す断面図である。

【図9】 本発明の第2の実施形態に係る半導体装置の製造工程を示す断面図である。

・【図10】、本発明の第2の実施形態に係る半導体装置の 製造工程を示す断面図である。

【図1·1】 本発明の第2の実施形態に係る半導体装置の ・製造工程を示す断面図である。

【図12】本発明の第3の実施形態に係る半導体装置の 製造工程を示す断面図である。

【図13】本発明の第3の実施形態に係る半導体装置の 製造工程を示す断面図である。

【図 1 4】 本発明の第 3の実施形態に係る半導体装置の 製造工程を示す断面図である。

【図15】本発明の第3の実施形態に係る半導体装置の 製造工程を示す断面図である。

【図16】本発明の第3の実施形態に係る半導体装置の

製造工程を示す断面図である。

【図17】 太発明の第3の実施形態に係る半導体装置の 製造工程を示す断面図である。

[図 18] 本発明の第4の実施形態に係る半導体装置の 製造工程を示す断面図である。

[図19] 太発明の第4の実施形態に係る半導体装置の 製造工程を示す断面図である。

[図20] 本発明の第5の実施形態に係る半導体装置の 製造工程を示す断面図である。

[図21] 本発明の第5の実施形態に係る半導体装置の 製造工程を示す断面図である。

【図22】本発明の第5の実施形態に係る半導体装置の 製造工程を示す断面図である。

(図2:3):ドレイン電流のソース。ドレイン拡散層とグート電極のオーバーラップ長依存性を説明する図面である。

【図2 4】従来例を説明するための半導体装置の要部断 面図。


【図25】本発明の第6の実施形態に係る半導体装置の 製造工程を示す断面図である。

【図2.6】本発明の第6の実施形態に係る半導体装置の 製造工程を示す断面図である。

【符号の説明】

1 …半導体基板、2…素子間分離語縁領域、3 …シリコン酸化堆核膜、4 … T i N膜、5 …W膜、2 1 …無酸化膜、2 2 … ダミーゲート電極(非晶質のノンドープS i


(Z 1)



膜)、23…シリコン金化膜、31…ソース…ドレイン ・エクスデンション、32mP導電型パンチスルー防止 |拡散層、4||1…第1の側壁スペーサー、4||2…第2の側| 、壁スペーサー、 4.3 ··· N型高温度ソース・ドレイン拡散 ·層(::5-1····シリコン酸化堆積膜: 6.1···開口部: 7.4a(f) 。高誘電車ゲート絶縁膜、7.2m TiN、7.3m A T電 極、8 1 mシリコン酸化堆積膜、82 m T i N膜、8:3 …配稿金属としての₩膜、9.1…第1の創筆スペーサー (非晶質Si限)、101…第2の創堂スペーサー (非 品質S i 膜)、1.02…第3の側壁スペーサー(ジリコ ジ室化膜)、103··· N型高温度ソース・ドレイン拡散 屋、111…シリコン酸化堆積膜112…第4の側壁ス ペーサー(シリコン室化膜)、 121… レジスト 1.3.1 … N型ソース・ドレイン・エクステンション、1. 3 2 ··· P 草電型パンチスルー防止拡散層、1 3 3 ··· P 型 ソース・ドレイン・エクステンション、134…N等電 ・型パンチスルー防止拡散層、1.4.1…第1の側壁スペー サー(シリコン酸化膜)。142…第2の側壁スペーサ - (シリコン笠化膜)、14.3 m N型高温度ソース・ド レイン拡散層、144…P型高濃度ソース・ドレイン拡 散層、1/5/1 … レジスト、1/6 1 …開口部、1/8/1/…女 ミーゲート側壁絶縁膜、201…シリコン室化膜、2:0 2…リコン酸化膜、2.1.1…第1の側壁スペーサー(シ リコン室化膜)、212…第2の側壁スペーサー(シリ コン酸化膜)、2.61…側壁スペーサー(シリコン室化 踑):


[図2]


, **E**. 2




[図3]

10 1









[**2**14]

周1 4






図16]

M16




[図18]

MIR




[図13]

ы i э




[図 15]




[図17]

· 🖰 😝 177




[図19]

AID III




[]22]

P222




[224]

224




[26]


₩25




[図21]



[353]



[25]



フロントページの抗き

(51) Int.CL.7

證別記号

FI

テーマコート』(参考)

(72)発明者 掘内 勝忠

HO1L 29/43

東京部国分寺市東恋ヶ空一丁目280番地

株式会社日立製作所中央研究所内

(72) 発明者 尾内 享裕

東京都国分寺市東恋 ヶ空一丁目280番地。

株式会社日立製作所中央研究所内

Fターム(参考) 4M104 AA01 BB01 BB02 BB30 BB40

CC01 CC05 DD03 DD04 DD16

DD75 DD91 EE09 EE12 EE16 EE17 FF18 FF22 6608 6609

HH20

5F048 ACO 1 ACO3 BAO1 BA10 BB04

8806 8807 8810 8811 8812

BB19 BC05 BD04 BF01 BF02

SBG14 DA25 DA27 DA30

5F140, AA18 AA29 AA39 AB01 AB03

BA01 BA20 BC06 BD11 BD12.

BD13 BE03 BE 10 BF 10 BF 11

BF15 BG03 BG05 BG08 BG14

BG36 BG40 BG53 BH36 BJ27

BK02 BK05 BK13 BK14 BK21

-CA02-CE07-CE20